天线效应二极管的作用

解决天线效应的一种办法就是在GATE附近加一个反向二极管。那么请教一个问题，等离子刻蚀的时候连到栅氧的poly和metal上收集电荷，此时这些为了消除天线效应的二极管是如何工作的呢?利用的是其反向击穿特性泄放电荷还是正向导通特性，还是都用到了?
谢谢！

换个说法吧，就是刻蚀时候poly和metal上收集的电荷都是正电荷还是正负电荷都有?

利用二极管的反向漏电，泄放电荷

    那就是说天线效应收集的电荷只能是正电荷从而使电位升高了?

正负电荷没多大关系吧，在每接电源的时候都是floating，只要有个leakage path就会把两边拉到相同电势
在做cmp和etching时候鬼知道代什么电啊

    对呀，之前我也是这样觉得，但是看到有人说类似于光电效应，等离子打上去把电子打出来了，会积攒正电荷。
    baidu上也不知道从哪抄的说电位提高，但是没有具体解释。
    按照这样的理论的话，就是只用到diode的反向击穿特性了。

等离子?离子注入是带电荷的，不过是前道，在metal之前
ecthing是气体反应，莫非是等离子气体?
不懂了，呵呵
积累的电荷肯定和工艺及使用的材料有关系

    是的，就是等离子刻蚀。
刻蚀时，衬底接地，所以电压升高，反向击穿二极管。

    想问一下等离子刻蚀电压一定就是升高么?就是说只可能产生正电荷?

    正电荷向下跑，因为衬底是0电位。

MOS gate上会因为天线效应收集电荷，在制造过程中会击穿Gate，因此往往增加一个方向二极管到衬底（方向二级管不会影响MOS管的工作），如果Gate上出现正电荷，通过二极管的反向漏电，实现泄放，如果是负电荷，二极管直接就泄放掉了。

    又不是ion implant，后面的PECVD也好，etch制程也好，都是有plasma参与的。

11楼说的有道理哦

    我之前也这样认为，但是很多地方都会说积累电荷后，电压会上升，所以就疑惑了

    问题是：这个二极管的反向击穿电压是多少呢?如果是0.13um及以下的工艺，MOS管的栅极电压又能承受多少而不被击穿呢?

  有道理，，，

   二极管的击穿一般都低于gate的击穿电压。以5V工艺为例，二极管击穿在6~7V，gate的击穿在10V~13V

这里有点疑问，首先，击穿，我个人觉得不是GATE的击穿，二是gate oxide的击穿。也许你的意思就是gate oxide 击穿。其次，gate 上出现
大的正电荷的时候，利用的是反向二极管的击穿，而不是二极管的反向漏电，其实也就是雪崩击穿。
针对这个问题，可以参考模拟版图艺术这本书“

对于厚氧工艺，往往选用NSD/P型外延层泄露器。这种结构本质上是一个阴极连接金属节点，阳极连接衬底的二极管。如果节点电位降到衬底电位以下，则泄露器正向导通，并箝住电压，如果节点电位上升超过衬底电位，则NSD/P型外延层会先于厚氧损坏前发生雪崩击穿。

”
一般情况下，工艺中的，二极管的击穿一般都低于gate oxide的击穿电压。以5V工艺为例，二极管击穿在6~7V，gate  oxide的击穿在10V~13V

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。