esd版图问题
录入：edatop.com 阅读：
请知道的高手指点一下：latchup.guidance .3a:maximum spacefrom any point within source/drain region to the nearest pickup AA region inside the same well for I/O and internal circuits.
跑DRC提示上面的错误，说是latch问题，我改了几遍，都没有处理好，电路与版图如下，其中 nmos的DRC没问题，pmos的DRC不论怎么改，都说
}{PKZQKA3F~}746HFSQ.png)
以上这个问题，加粗漏端，在外面加两层guard ring 都没用。esd电路
其中一个pmos管的版图
跑DRC提示上面的错误，说是latch问题，我改了几遍，都没有处理好，电路与版图如下，其中 nmos的DRC没问题，pmos的DRC不论怎么改，都说
以上这个问题，加粗漏端，在外面加两层guard ring 都没用。esd电路其中一个pmos管的版图
大家帮帮忙啦@ ！@
也不看提示，是你左上角的那个1/0.4的pmos不能做在同一个nwell里面
要学会看工具报出来的错误信息
那个是多晶硅电阻，我之后把电阻去了，也是这个错误的，应该是跟latch相关的
这个是pmos管，你把nwell show出来 ，是不是nwell的 pick up 和pmos没有做在一个nwell里面?
这应该是一个简单的问题，就是这个IO pmos周围要有nwell的pick up，而且不能和内部器件做在一个nwell里面
链接库出了问题，把你版图所在的库链接一下参考库就可以了
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
