运放前仿和后仿差别很大， 为什么？

大家好，我现在正在做一个folded_cascode的运放，前仿的时候性能可以达到我的要求（100db,590Mhz,60pase margin）,画好版图后通过了DRC,LVS，不过后仿的时候增益相差太大了，只有25db,请问你们遇到过类似的问题吗，讨论下哦，学习ing

你后仿真中的每一路偏置电流都看过了吗?你用的仿真器是什么?

不知道怎么看电流啊，只是那些引出来的pin端点电压看得到，其实这些电压有些是正确有些不正确。我用的是calibre仿真工具。

真是棒极了！
魅力没法挡，支持加油！加油！







-------------------------------------------------------------------------------------------
杨思敏
杨思敏人体艺术
杨思敏版金瓶梅剧照
杨思敏人体艺术写真
xiao77

一般不会这样吧，你确定偏置给对了。我的做法是先闭环dc仿真得到两个输入偏置电压，然后开环AC仿真

3
如果你的仿真原理图,偏置没有问题的,个人觉得可能是版图的走线有问题, 一方面可能对称管的布局有问题,另一方面可能是输入信号不干净,还有是让寄生的电阻电容影响了你的相位余度, 可能成为了一个"OP振荡器"了.

是不是你的输入管源极的线太长了，寄生电阻变成了一个源极负反馈了。

估计是仿真的问题,否则不会差这么多,要么就是版图画的太差

可能由offset引起的，我遇到过，你在输入加个offset扫描一下试试。高增益的运放，几百微伏的失调可能就使增益下降很多。

一般都这样吧

谢谢大家的讨论，我这几天也正在进行版图方面的考虑，接着尝试着楼上几位讲的方法再试试看，因为第一次画版图，所以估计很多东西都没考虑到，学习。
再次谢谢大家的帮助，eetop really great！

最新的仿真结果是，在只有电阻的情况下：GAIN=88DB,GBW=358M,PM=67
                                在只有电容的情况下：GAIN=88DB,GBW=347M,PM=65
不过到了R+C的情况就不行了。性能变很差。

版图的寄生问题和匹配问题吧

下来看看

认真学习

假如相差很多可能是本省设计有问题，有个20％的差别是正常的

可能是容差大小了吧，我们一般不做后仿，好像IC回来都没有问题

看看寄生电容和offset大小

应该不会这样 仿真有问题吧 ！

求大牛详细指导后仿问题

can you give us the op-amp input offset both pre/post SIM

offset

你先看一下功耗，看功耗会不会变大，估计你用的应该是calibreview，对于有些工艺，会出现重复提取的问题，比如nmos管finger为3，可能会出现3个finger为3的nmos管。

个人觉得是版图的问题吧，一般前仿和后仿结果不会差很多的，有时候一根线的位置就能影响很大。

DC工作点肯定出问题了

学习下

kankan ！

=。=我也是。怎么解决。

   请问 应该怎么处理这个offset?

猜测是仿真的问题

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。