65/45纳米全数字射频锁相环设计
录入：edatop.com 阅读：
资深PLL设计专家：张 刚
主办单位：北京大学上海微电子研究院
时 间：2010年7月19-21日
地 点：北京大学上海微电子研究院二楼207室
（上海市浦东新区张江高科技园盛夏路608号）
费 用：2800 元/人(含证书费、培训费、教材费、午餐费)
其中：（1）7月5日前付款者2400元；
（2）三人以上团体报名2400元/人；
（3）在校学生凭学生证1200元/人。
适合对象: PLL IC设计工程师
系统工程师和测试工程师
IC/系统设计领域的学术研究人员和研究生
联系方式: 电 话: 021‐61091006 转分机 816、813
传真：021‐61091002
电子邮件:training@shrime‐pku.org.cn；
联 系人：李老师 潘老师
课程描述：
频率合成器是射频集成电路系统的一个重要的组成部分，往往是一个芯片成功与否和设计项目是否按期完成的关键和瓶颈。在当前的无线通讯芯片里，一个频率合成器经常要同时满足从2G，3G，到4G应用模式的要求，而不同的应用模式对频率合成器有不同的互相矛盾的要求。更进一步，频率合成器必须在噪声干扰很大的数字电路的包围下仍然提供干净的模拟时钟。当前CMOS工艺已经进入以65至45纳米为主流的阶段，无论是在射频通讯领域还是有线通信领域，全数字频率合成器逐渐成为替代模拟频率合成器的首选结构。世界主要通讯集成电路公司的主要产品已经都采用了这一结构并已达到量产。传统的模拟锁相环的设计思维受到全新的挑战。对于从事锁相环IC设计的设计人员，了解和掌握全数字锁相环设计是非常必要和紧迫的。
本次短期课程涵盖了全数字PLL设计的从基本理论到电路设计以及实际问题。包括了五个主要的部分：PLL基础、全数字PLL基础、全数字PLL设计，数字控制振荡器，以及其他高级频率合成器设计。通过参加这个课程，设计人员可以掌握扎实的PLL设计原理，实用问题要点，澄清一些关于PLL的误区和盲点，可以着手全数字PLL的设计，避免弯路，同时对现有各种射频合成器的结构特性、适用性有一个清晰全面的认识。
课程内容：
简要回顾PLL基本理论讲授最先进的全数字射频锁相环设计，时数转换器，系统设计模拟，数控振荡器，杂刺机理分析和减少的方法，两点调制，及自校准方法并讲授其他重要的射频PLL课题，包括宽带低噪音模拟分数PLL的设计
课程大纲:
第一部分： PLL基础
射频频率合成器设计要求
PLL线性模型及环路传递函数
相位噪声，传递函数
杂刺分类产生机理
基本电路：电荷泵，分频器，压控振荡器
Delta sigma 调制器，噪音整形和折叠
第二部分： 全数字锁相环（ADPLL）一
基于TDC的ADPLL 结构
时间数字转换器（TDC）
相位数字转换器 （PDC）
基于PDC的ADPLL
噪音分析
环路传递函数分析，数字环路滤波器
第三部分： 全数字锁相环二
两点相位调制
环路校准，振荡器增益校准
杂刺机理
Delta-sigma噪音消除
ADPLL中的问题，非同步超稳定
噪声整形的时间数字转换器
时间放大器
第四部分： 数字控制振荡器
振荡器基本原理回顾
直接数字控制电容阵列设计
数字控制编码
直接数字控制电容振荡器的问题及解决方法
间接数模转换数控振荡器
第五部分： 其他高级频率合成器结构和设计方法
宽带模拟分数锁相环，delta sigma 噪声的去除，高线性电荷泵
模拟环路滤波器的片上集成
基于延迟线的开环捷便频率合成
实用杂刺机制和防范设计
MATLAB时域锁相环模拟仿真
授课授课专家介绍:
张刚，1994年毕业于清华大学，获得电子工程微电子专业学士；2004年在美国卡耐基梅隆大学获得电子与计算机工程博士学位。
1997年至2000年，张博士在美国亚利桑那摩托罗拉公司，任模拟电路设计师，主要从事于低功耗数模/模数转换器的开发；2004至今，在美国加州圣地亚哥高通公司(Qualcomm Inc, San Diego)的射频集成电路部工作，任高级工程师，主要研究频率合成器在射频电路中的应用以及幅相调制GSM发射器，包括模拟分数锁相环，全数字射频锁相环/相位调制器，射频压控振荡器，和射频数字控振荡器；他主持设计了第一个达到CDMA要求的分数射频锁相环，他提出的65纳米全数字射频频率合成器结构已被应用在高通最新的3G/4G手机芯片上，他主持参与设计的数个芯片已达到数亿片的产量。在频率合成器领域，张博士拥有11项已批和待批 美国专利。2009年，张博士在加州大学圣地亚哥分校任兼职助理教授，讲授射频频率合成和时钟恢复的研究生课程，受到师生的一致好评。2007年，他曾于清华大学微电子所讲授短期高级锁相环课程。
主办单位：北京大学上海微电子研究院
时 间：2010年7月19-21日
地 点：北京大学上海微电子研究院二楼207室
（上海市浦东新区张江高科技园盛夏路608号）
费 用：2800 元/人(含证书费、培训费、教材费、午餐费)
其中：（1）7月5日前付款者2400元；
（2）三人以上团体报名2400元/人；
（3）在校学生凭学生证1200元/人。
适合对象: PLL IC设计工程师
系统工程师和测试工程师
IC/系统设计领域的学术研究人员和研究生
联系方式: 电 话: 021‐61091006 转分机 816、813
传真：021‐61091002
电子邮件:training@shrime‐pku.org.cn；
联 系人：李老师 潘老师
课程描述：
频率合成器是射频集成电路系统的一个重要的组成部分，往往是一个芯片成功与否和设计项目是否按期完成的关键和瓶颈。在当前的无线通讯芯片里，一个频率合成器经常要同时满足从2G，3G，到4G应用模式的要求，而不同的应用模式对频率合成器有不同的互相矛盾的要求。更进一步，频率合成器必须在噪声干扰很大的数字电路的包围下仍然提供干净的模拟时钟。当前CMOS工艺已经进入以65至45纳米为主流的阶段，无论是在射频通讯领域还是有线通信领域，全数字频率合成器逐渐成为替代模拟频率合成器的首选结构。世界主要通讯集成电路公司的主要产品已经都采用了这一结构并已达到量产。传统的模拟锁相环的设计思维受到全新的挑战。对于从事锁相环IC设计的设计人员，了解和掌握全数字锁相环设计是非常必要和紧迫的。
本次短期课程涵盖了全数字PLL设计的从基本理论到电路设计以及实际问题。包括了五个主要的部分：PLL基础、全数字PLL基础、全数字PLL设计，数字控制振荡器，以及其他高级频率合成器设计。通过参加这个课程，设计人员可以掌握扎实的PLL设计原理，实用问题要点，澄清一些关于PLL的误区和盲点，可以着手全数字PLL的设计，避免弯路，同时对现有各种射频合成器的结构特性、适用性有一个清晰全面的认识。
课程内容：
简要回顾PLL基本理论讲授最先进的全数字射频锁相环设计，时数转换器，系统设计模拟，数控振荡器，杂刺机理分析和减少的方法，两点调制，及自校准方法并讲授其他重要的射频PLL课题，包括宽带低噪音模拟分数PLL的设计
课程大纲:
第一部分： PLL基础
射频频率合成器设计要求
PLL线性模型及环路传递函数
相位噪声，传递函数
杂刺分类产生机理
基本电路：电荷泵，分频器，压控振荡器
Delta sigma 调制器，噪音整形和折叠
第二部分： 全数字锁相环（ADPLL）一
基于TDC的ADPLL 结构
时间数字转换器（TDC）
相位数字转换器 （PDC）
基于PDC的ADPLL
噪音分析
环路传递函数分析，数字环路滤波器
第三部分： 全数字锁相环二
两点相位调制
环路校准，振荡器增益校准
杂刺机理
Delta-sigma噪音消除
ADPLL中的问题，非同步超稳定
噪声整形的时间数字转换器
时间放大器
第四部分： 数字控制振荡器
振荡器基本原理回顾
直接数字控制电容阵列设计
数字控制编码
直接数字控制电容振荡器的问题及解决方法
间接数模转换数控振荡器
第五部分： 其他高级频率合成器结构和设计方法
宽带模拟分数锁相环，delta sigma 噪声的去除，高线性电荷泵
模拟环路滤波器的片上集成
基于延迟线的开环捷便频率合成
实用杂刺机制和防范设计
MATLAB时域锁相环模拟仿真
授课授课专家介绍:
张刚，1994年毕业于清华大学，获得电子工程微电子专业学士；2004年在美国卡耐基梅隆大学获得电子与计算机工程博士学位。
1997年至2000年，张博士在美国亚利桑那摩托罗拉公司，任模拟电路设计师，主要从事于低功耗数模/模数转换器的开发；2004至今，在美国加州圣地亚哥高通公司(Qualcomm Inc, San Diego)的射频集成电路部工作，任高级工程师，主要研究频率合成器在射频电路中的应用以及幅相调制GSM发射器，包括模拟分数锁相环，全数字射频锁相环/相位调制器，射频压控振荡器，和射频数字控振荡器；他主持设计了第一个达到CDMA要求的分数射频锁相环，他提出的65纳米全数字射频频率合成器结构已被应用在高通最新的3G/4G手机芯片上，他主持参与设计的数个芯片已达到数亿片的产量。在频率合成器领域，张博士拥有11项已批和待批 美国专利。2009年，张博士在加州大学圣地亚哥分校任兼职助理教授，讲授射频频率合成和时钟恢复的研究生课程，受到师生的一致好评。2007年，他曾于清华大学微电子所讲授短期高级锁相环课程。
http://ece-classweb.ucsd.edu/fall09/ece264d/
模拟射频IC公司有用65纳米的吗，是不是大部分还是0.18，0.25微米。
课是好课，但是太贵。
同意！
有没有免费的啊?
这boss写的那书看过，挺实用的。
海还是看书好了
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
