cadence混合信号仿真，verilog-AMS代码写好后提示找不到ncvlog
录入：edatop.com 阅读：
各位大大，请教cadence进行混合信号仿真时，使用verilog-AMS HDL写好代码，:x！保存后提示如下图所示错误，请问如何解决?
我收集了一下有关信息，解决方法指向了 安装 IUS
请问能否解释一下这个IUS和cadence ic6151的关系?
为什么veriloga写的代码可以直接在cadence下使用spectre仿真，
而verilog-AMS就不行?
谢谢。
我收集了一下有关信息，解决方法指向了 安装 IUS
请问能否解释一下这个IUS和cadence ic6151的关系?
为什么veriloga写的代码可以直接在cadence下使用spectre仿真，
而verilog-AMS就不行?
谢谢。
我也存在这样的问题
如果你是要做数模混合仿真，不是应该用verilog写，建成view名为functional么……我也遇到这个问题了，现在正在解决，据说下载一个IUS就好了……小编可以试试……如果小编解决了，麻烦站内信我，给我提供一下解决方法，谢啦……
IUS是数字/混合信号仿真器，IC51是模拟的 VerilogA(*.va)是analog domain的，spectre就能跑，但VerilogAMS(*.vams)属于混合信号的，必须用IUS，光spectre是跑不了的，但IUS能跑含有VerilogA(*.va)的电路，虽然它实际上还是调用了spectre。
踩踩哈
踩踩哈
可以私聊?
同求，同问，谢谢
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：MOSFET工作在饱和区时的电阻
下一篇：关于系统带宽的疑问
