首页 > 微波/射频 > RFIC设计学习交流 > veriloga 仿真出现错误

veriloga 仿真出现错误

录入:edatop.com    阅读:
自己刚刚写完一个veriloga模型,但是在仿真的时候遇到一个问题,ERROR(OSSHNL_524) : Netlisting failed as function hnlNetNameOnTerm was called with a non-exisstent terminal name on currrent instance in design 'xxxxxxx/schematic'. Ensure that argument to this function is a valid terminal name and netlist again.
请问这是什么问题造成的?




代码是实现一个时钟分频器功能。


申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:三个跨导公式的理解
下一篇:cadence中用calculator对波形进行PSD分析

射频和天线工程师培训课程详情>>

  网站地图