为什么原理图和版图的引脚总是对应不起来？

如题，DRC没问题，但是在做LVS的时候，总是原理图和版图的PIN对应不起来，总报错，vcc！gnd！IN OUT，总共才4个pin，两个的名字绝对是一样的，而且我用assura来run lvs时全部正确，可是就是用calibre出问题。我生成pin的方法是在Layout Edit里面creat->pin，然后在弹出的对话框里面设置terminal names，mode使用sharp pin，然后设置一下display pin name，其中layer选择metal1 pn。
    望高人指点

问题找到了一半，就是最后那个metal1 pn被我选成了metal1 dg，这样的话vcc！和gnd！的问题解决了，但是那个IN和OUT还是对不上号，我发现在calibre生成的版图的网表中根本就没有IN和OUT，但是怎么改进呢?怎样让网表正确呢?当然我也可以从CIW窗口中来生成layout的stream，但是既然calibre里面生成错误肯定还是我画pin的方法或者过程有问题呀~
    请高人指点~

又没人回答，但是我已经搞定了，解决了后就感觉很简单了，都是很弱智的错误，之所以pin有错误，我当初也是跟着一个英文的教程一步一步做的，但是结果就是象我上面说的，原来那个教程并不是完全正确，才导致了我的错误。
我用他的方法生成PIN，选中了display pin name，他的教程里面将pin name放在空白处，问题就出在这里，pin name必须仿真我连接pin的金属层上面，仿真才能正确！
这是个很小很微不足道的问题，就是放置的位置错了，而且我没有发现任何资料有说到这点~我想，要是有个人教我，2秒钟就解决了问题，但是我一个人自学，确花了我2天找出这个毛病~
强烈建议各位加强交流，不要保守，帮助帮助我们这些后来人

不对，还是有毛病，虽然DRC、LVS都通过了，但是PEX时确有警告说无法创建端口，原因是在symbol中没有发现匹配的terminal，导致最后仿真时总是不能创建netlist而失败~
到底应该怎样创建PIN?应该注意哪些问题?

Assura和Calibre认pin的方式是不一样的，后者认label前者一定要有pin layer
注意你的工艺里对这些东西的定义

云  听糊涂了

现在的问题是，原理图里面的vdd！和gnd！是小写的，但是在calibre里面的PEX完后提取的netlist变成大写的VDD！和GND！，然后两个就连不到一起来，就出错了，请指点~

大小写的问题已经解决了，在rule文件中加几句话就可以了，
LAYOUT CASE YES
SOURCE CASE YES
如果不行可以再加两句，
LAYOUT PRESERVE CASE YES
LVS COMPARE CASE YES

我用的是calibre，现在也出现这样的问题，请问如何解决?
谢谢了！

很受用，谢谢

小编需要一个有经验的人带一下！
不知道贵公司实力如何?

左右的尺寸不对

有内有解决方案啊。我也与带着个问题，不知到怎么解决啊

   最后应该怎么修改呢?

左右哪里的尺寸呢

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。