VCO产生的60-100MHz 900mV Vpp正弦信号，接入后级比较器输入端后幅度衰减很大
录入：edatop.com 阅读：
详细描述：VCO产生一个60-100MHz正弦信号，Vpp为900mV(直流偏置在5V左右)，中间加了一个隔直电容（22nF），隔直效果很好没有直流分量了。
过零比较部分：
比较器（MAX9013,5ns上升时间）负输入端为一个为0电平（接地），一个（正输入端）接隔直后的VCO输出，用示波器测试发现管脚正输入端信号的电平最小值300mv，Vpp400mV，信号失真；负输入端没有直流偏置但有大概160mV峰峰值左右接近信号频率的干扰信号存在。未接信号时正输入端示波器显示有200mV直流分量。
比较器输出全为高电平，个人觉得前后级的影响在加电容之后已经分离了，后级不应该对前级有较大影响。求各位大神分析原因最好给出较为详细的解决方法。多谢！（准备试一下射极跟随器）
过零比较部分：
比较器（MAX9013,5ns上升时间）负输入端为一个为0电平（接地），一个（正输入端）接隔直后的VCO输出，用示波器测试发现管脚正输入端信号的电平最小值300mv，Vpp400mV，信号失真；负输入端没有直流偏置但有大概160mV峰峰值左右接近信号频率的干扰信号存在。未接信号时正输入端示波器显示有200mV直流分量。
比较器输出全为高电平，个人觉得前后级的影响在加电容之后已经分离了，后级不应该对前级有较大影响。求各位大神分析原因最好给出较为详细的解决方法。多谢！（准备试一下射极跟随器）
需要加缓冲buffer
我的是纯模拟电路，不是ＦＰＧＡ之类的逻辑产品产生的。
首先，你的900mV Vpp怎么得到的?仿出来的还是测出来的?然后，看看VCO的输出buffer是怎么个结构，有多大的电容驱动能力。最后，看你的比较器的输入结构会不会对前级电路产生影响。
用示波器测试出来的，另外我的电路没有使用FPGA等逻辑可编程的器件
你再看看你的比较器的输入结构吧，只可能这个地方对VCO的输出产生影响了
fdfdsfdsfdsfdsfds
这是什么意思
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：怎么仿真PLL系统的环路相位裕度
下一篇：测试几块芯片的时候总有偏置产生
