关于delta-sigma ADC的过采样率
录入：edatop.com 阅读：
刚开始学习deltasigma ADC，有个比较弱的问题请问一下，请各位大侠不吝赐教
一般输入信号的带宽在fb，采样频率设置为fs，那么fs/fb就是OSR过采样率。
问题：
1. 一般过采样率设置为2的n次方，这是为什么?
2. 采样频率的时钟如果是IC内部产生的，只能依靠传统的RC或者IC的方式实现，但这样随着工艺的偏移非常大，如何能够保证OSR还是2的n次方呢?
3.输入信号的带宽在fb，那我如果输入信号在中心频率f0，信号的频带在(f0-fb,f0+fb)之间。那么OSR跟输入信号没什么关系?
一般输入信号的带宽在fb，采样频率设置为fs，那么fs/fb就是OSR过采样率。
问题：
1. 一般过采样率设置为2的n次方，这是为什么?
2. 采样频率的时钟如果是IC内部产生的，只能依靠传统的RC或者IC的方式实现，但这样随着工艺的偏移非常大，如何能够保证OSR还是2的n次方呢?
3.输入信号的带宽在fb，那我如果输入信号在中心频率f0，信号的频带在(f0-fb,f0+fb)之间。那么OSR跟输入信号没什么关系?
我的理解：
1.方便调制器后面的数字滤波器进行将采样处理
2.不需要保证，产生的频率作为fs就可
3.带通sd ADC没关系。
假设量化噪声是平均分布在整个频率范围内，那么采样率越高，单位频率的量化噪声就越小。过采样率每翻一倍，分辨率可以提高0.5个bit，这是理论值
采样率越高越好吗?
带通Σ-Δ是不是一个问题，据我所知
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：14bit sigma_delta ADC 如果做到18bit，面积会大多少？
下一篇：two stage opamp 用cmos設計
