14bit sigma_delta ADC 如果做到18bit,面积会大多少?
录入:edatop.com 阅读:
14bit sigma_delta ADC,如果要做到18bit,面积会大多少?
who knows。
Assume all the other conditions are the same.
input sampling capacitor size doubles every 3 dB SNR. Cap size: 4x when 1 bit SNR is boosted.
14 bit -> 18 bit; capacitor size will increase: 4^4=64.
18-bit ADC's capacitor size is 64x than 14-bit ADC's one.
大神,这是从何而来?
kt/c了主要是电容的变化,其他电路的应该都差不多。
最根本的限制是KT/ C噪声,如果其他所有的电路都或多或少相同。如果按照同样的设计,14位和18位,那么很明显面积较大。
申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程。
上一篇:版图在进行Calibre DRC操作时,首先总会出现一个Load runset file窗口
下一篇:关于delta-sigma ADC的过采样率