首页 > 微波/射频 > RFIC设计学习交流 > 测试过程中超低VDD的问题

测试过程中超低VDD的问题

录入：edatop.com 阅读：

我在测试一个超低VDD的芯片片上LDO最低才能到600mV，现在我还想降低VDD怎么办?我试过用信号源加，但是不行。片上LDO给600mV性能OK，用信号源同样给600mV抖得特别厉害性能完全不行
请教了！

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。

上一篇：如何设计低电源电压的rail to rail输入比较器？
下一篇：关于EER(包络消除与恢复)放大器的问题

射频和天线工程师培训课程详情>>

射频工程师养成培训课程套装，专家授课，让您快速成为一名优秀的射频工程师【More..】

微波/射频栏目

频道总排行