VCS仿真与PT不一致
录入：edatop.com 阅读：
最近在做后仿，发现PT检查一条路径的setup和hold都满足，但是用VCS仿真的时候却发现因为hold不满足导致错误。仔细检查了PT的时序路径，发现最后在library hold time这一项里，PT里面给出的是负值！正式这个负的library hold time导致VCS和PT不一致。请问坛子里的高手，VCS怎么设置可以保证与PT一致，急用，谢谢大侠指导
记得坛子里有旧帖子谈论这件事，好像是加入一个什么enable negative的参数，你查查
I need good documentation for PT
>>>>>>>>>>
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：Ring Oscillator (环形振荡器) post layout simulation 频率增加是什么原因？
下一篇：为什么我的Cadence AC分析不正常？
