首页 > 微波/射频 > RFIC设计学习交流 > (高级)集成电路芯片版图设计工程师

(高级)集成电路芯片版图设计工程师

录入:edatop.com    阅读:
Senior layout:

工作内容:
1)估计芯片及模块面积,进行floorplan。
2) 独立完成模拟及混合信号集成电路top级版图(IC layout)设计。
3)版图设计的物理验证(DRC/LVS/ERC/PEX)及导出gds数据流片。

4)配合designer,完成高性能,高质量的版图设计 。


岗位要求:
1)具有电子工程或相关专业本科及以上学历。
2)具有两年以上模拟及混合信号IC版图设计,并成功tape out的经验。
3)熟练掌握版图设计及DRC/LVS验证的EDA工具,如Virtuoso、Laker、Calibre、Assura等。
4)熟悉Linux系统环境。
5)熟悉CMOS工艺流程,具备模拟电路理论知识;能够处理antenna、shielding、latchup、ESD等问题。

6) 能够读懂foundry工艺文件,会使用脚本语言提高工作效率者优先。

7)工作积极主动,有高度的责任感,并具有良好的团队合作精神。


工作地址天津开发区信环西路19号泰达服务外包园2号楼邮箱:xzhang@igreenchip.com

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:跨阻放大器(TIA),输出交流电压峰值超过电源电压
下一篇:一般谐波loadpull做到几阶?

射频和天线工程师培训课程详情>>

  网站地图