关于Candence中spectreVerilog数模混合仿真的问题
录入：edatop.com 阅读：
在做一个SAR ADC，在仿真的时候，采样点数较少即仿真时间比较少时很准确，但是只要把瞬态仿真时间一调长，出来的结果就跟前面的不一样。我只改变了仿真时间，而其他的设置都没有变。 也试过设置options里面的最大步长maxstep，但是也没有用。 求问谁遇见过这种问题?怎么解决? 而且我也改变过采样的频率1K,10K,100K都试过，发现只跟采样的周期有关系，跟绝对的时间无关。 比如在1K的采样频率下仿真，那么100ms内的瞬态仿真都基本准确，而在10K频率下，就只有10ms内的瞬态仿真基本准确了。
求助啊~
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：bandgap设计问题
下一篇：Cadence simulation Envelope Tracking Modulator LTE Envelope Signal如何产生
