LDO结构问题

最近遇到一个高压5V的LDO， 结构是：在电路中产生一个由5V LDO供电的bandgap，然后bandgap的输出又作为5V LDO中误差放大器的基准电压，感觉是个环。请问这种结构有没有什么统称?在网上搜资料不知道该如何描述它。 或者有没有人有相关的资料共享一下，谢谢了！

这种结构的蛮不错的。我见过的都是bicmos工艺用这种结构。你的是纯CMOS工艺?

是bicomos工艺。你用过这种结构?这个电路中有两个环路，不知道它们的带宽怎么设计?还有这种电路怎么仿真稳定性呢?

你们bicmos在那里投片的? 里面的npn和pnp β有多少?

为什么不把BG和LDO都挂到外部电源上?

小编这种 结构：
1. 如果电源电压比较高的话，可以使得基准电压不需要使用高压管?
2.整个电路的PSRR更高?
是这两个优点吗?

会有deadlock问题

LDO 也有Deadlock?

    deadlock 是哪里的名词?PLL中的?
这个LDO相当于自举，有启动电路deadlock不是问题。

   LDO的电源是整个芯片的电源，BG的电源是LDO的输出

   deadlock是什么意思?

即死锁的意思

学习一下

如果  bandgap ref 有noise ,
LDO vo 會 ring ->  bandgap 不穩 -> vout 不穩 ..

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。