关于芯片内部power MOSFET的Rdson

被淹没了呀，没人给个建议吗?

这个属于器件的范畴了
而且不同的应用环境采用的MOSFET差异还是蛮大的
低压的普通MOS，中压的LDMOS，中亚的VDMOS，高压的LDMOS
很难一概而论的

1)Put many many many hex cells in parallel.
2)Using low sheet resistance EPI.
3)Thin the wafer.
Anymore?

thinning your gate oxide
have you read my paper?  It is straightforward.

对于不同工艺器件来说,减小RDSON,可以通过降低VT和提高载流子迁移率实现.
对于设计者来说,选定工艺了,单位面积的RDSON就固定了,减小RDSON,就增大管子的W/L.
另外还要考虑封装对RDSON的影响.
个人理解.

对于不同工艺器件来说,减小RDSON,可以通过降低VT和提高载流子迁移率实现.
对于设计者来说,选定工艺了,单位面积的RDSON就固定了,减小RDSON,就增大管子的W/L.
另外还要考虑封装对RDSON的影响.
个人理解.

采用外部power transistor，金线封装都可以减小部分电阻
工作最重要，TI的片子基本可以做到几个毫欧吧，一般的小公司的估计就要上百毫了

一般1欧一下，几百m欧常见

power mosfet effect

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。