如何抑制载流子的速度饱和

貌似降低VDS可以，不太清楚

加长L,速度饱和应该是因为量子效应产生的

2楼,3楼正解,先了解饱和产生的原因吧,跟电场强度太大有关系,所以需要减小电场强度,上面方法在设计上都是从这些方面来解决的,还有工艺上采用LDD结构也是可以减小电场的

VDS不要太高，90nm以下小于1V

    请问速度饱和是横向电场太大的时候 载流子速度达到最大值 这个横向电场不应该是DS之间的电势引起的吗  这样想的话我就理解成不论GS之间的电压为多少只要DS之间的电压比较大的时候都会产生速度饱和。 为什么用GS之间电压的大小来区分速度饱和区呢? 谢谢！

谁知道速度饱和在IV曲线上表现为什么?
忘了

速度饱和效应主要是因为Vgs-Vth太大了，前提就是管子工作在saturation区域。 例如：将二极管接法的管子扫描Vgs，管子依次经历，截止区，弱反型区，强反型区和速度饱和区。 对于工作在饱和区的管子其沟道电场强度为（Vgs-Vth）/Leff，该电场太大，则沟道载流子速度饱和了。 大vds将把沟道截止点推向源区，使得Leff变小，但真正决定因素还是Vgs-Vth。 Vgs-Vth小于80mv时，饱和时管子工作在弱反型，100mv-400mv左右工作在强反型，400mv+则速度饱和了（前提：管子工作在饱和区Vds>Vgs-Vth）。
关键是要理解，饱和区管子的电场强度是（Vgs-Vth）/Leff，沟道电子速度是u*（Vgs-Vth）/Leff，当（Vgs-Vth）/Leff太大时，速度饱和了（半导体的性质）。
楼上的似乎，没有几个理解速度饱和效应的

velocity saturation~在a/rf designer 而言只是一种非理想效应
从头来MOS ，在gate加压产生channel和电荷(inversion)，用一个速度v把电荷移过chanel
就产生了电流，理论上我们加在两端(d,s)的voltage愈大他应该要跑的更快，但是就是因为电荷他
没办法跑的更快就叫速度饱合了~
但实际上，design通常不用特意理他
需要理他的通常是在op等的input gain stage,
constant电流下的gm(diff input pair or well defined bias current)
平常升W降L, gm就上升了但现在L已经没用了 (到达最大速度了)
只剩下升W了，而升了W, Vgs-Vt就愈来愈小，可能都subthreshold了..........
这时付出的面积代价会很可怕，因为常常都Vgs<Vt,
如果不管面积, 其实用也不会怎样，因为下面or上面是constant current source
这个MOS一定打的开

你的结论是没有问题，所谓的“速度饱和区”确实和VGS-VT以及Leff有关，但是感觉解释不是那么准确，从本质上来说并不是什么速度饱和不饱和的问题，而是MOS的曲线和传统平方率不一致如何解释的问题。
从器件的角度，MOS工作在饱和区都是可以拿速度饱和公式去解释的，也就是说工作在饱和区都会出现速度饱和，平方率的公式是在VGS-VT不那么大或者Leff不那么小的时候速度饱和公式的一种特例。

对于长沟道器件，L比较大，一般情况下VGS-VT和VDS都不足够大，MOS曲线接近于平方率，增加VDS，从而横向电场增加，Leff减小，减小到一定程度时候，平方率公式有偏差了，所以说进入了“速度饱和区”。

VGS-VT和VDS同时增加的话（正如你所说的二极管连接），这种偏差会更明显，因为除了Leff，VGS-VT增加了也会造成偏差。

而当L减小，VGS-VT比较小的时候平方率这个特例就不符合实际的曲线了；而当L更小，器件有可能直接从亚阈值区进入“速度饱和区”，平方率在所有情况下都不符合了。
总之，所谓的“速度饱和区”只是电路设计者根据自己的需要从器件模型中简化的出来的一个东西，主要是为了在传统平方率模型之后方便理解。如果没有记错的话，BSIM模型也基本上是基于“速度饱和”公式的，只不过加入了更多的理论或实测得到的参数。

知道的真多

一点个人理解
1。载流子速度饱和，是载流子在材料中传输的一个基本特性，实质上是在电场很强时载流子平均能量升高，使载流子通过散射损失能量与从电场获取能量差不多快时，载流子漂移速度不再随电场增强而增大，从而达到其漂移速度上限。这个速度被称作饱和速度，而此时的电场强度称为临界电场强度。
2。临界电场强度可以表示为载流子饱和速度与迁移率的比值Ec=vsat/ueff。在MOS管中，高的横向电场会导致载流子有效迁移率减小，但是相应临界电场强度却会增高。（Sodni etal.,1984)
3。在BSIM模型中，由于速度饱和效应导致的器件Ids特性影响因子好像是（1+ueff*Vds/（vsat*L））。所以，就纯粹载流子速度饱和造成的影响讲，横向电场并没有象前面几位讲的那么大，主要还是VDS造成的纵向（载流子漂移方向）电场造成的。当然（VGS-VT）对Ids是有很大影响，但不尽与载流子速度饱和造成的影响有直接关系，更多是因为其对载流子有效迁移率的影响，这个效应在电场远没达到载流子速度饱和前早就表现出来了。
仅供参考。

   器件级的解释，很到位。BSIM模型毕竟只是模型，并不完整描述物理过程。

我来谈谈对这个问题的看法，从实际的设计角度。基于bsim模型。
首先，bsim模型是实际测试的高度拟合，是表现实际管子工作的情况。不是什么物理理论，近似拟合。
那么从设计者的角度，当Vgs-Vt大于某一个值时（gm变得constant），管子进入速度饱和区。这个理解是非常practical的，不管vds是什么。
无论是在弱反，中反，还是强反区，都是不存在速度饱和的。因为，当vds足够大时，Substrate Current Body Effect ， ids进入exponential 区。这个区和速度饱和不搭边。由于vds，vdb足够大，此时，寄生diode会影响电流，此时就不是mosfet。
所谓的速度饱和，是和w，和vgs-vth有一次正比关系的区域。因此，速度饱和只和vgs-vth有关。并且器件是mosfet状态，不是jfet 或者diode。
至于在速度饱和区，vds只决定工作在饱和区还是线性去。

厉害厉害, 学习了

   散射的存在，导致速度会在某一个值趋于饱和，器件级的解释赞一个~那个横向电场和纵向电场是不是有问题。个人理解就是Vds影响的吧。如果只有栅极电压，没有漏极电压，载流子都不动了，怎么会有饱和捏。

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。