为什么给折叠共源共栅运放加入boost后GBW变大了？

偶不是大神，下面说下个人的看法：
如果仅是因为增加一个auxiliary gain-boosting amplifier而导致Op-amp的GBW变化较大，一个可能的原因是auxiliary gain-boosting amplifier的UGBW未被优化至closed-loop main op-amp的UGBW与第二极点P2之间，从而使产生的pole-zero doublet对phase margin产生影响，从而影响仿真得到的UGBW。

    谢谢你的回答。
1.我看论文中说的极零点对是对建立特性影响比较大，因为它的阶跃响应中多了与极零点对有关的一项。而极零点对出现在辅助运放的GBW处。
2.但是辅助运放GBW对幅频响应的影响不大。即使我将辅助运放的GBW调很小，总的幅频响应也变化不多。
  我所困惑的是加了boost后怎么GBW多了200M，这不符常理啊。

   
这是因为加了gainboost运放之后，从cascode管的source向上和向下看到电阻减小了（相当于cascode管的增益由gm增大为gm*A_gainboost_ota），从而使非主极点变得更远，扩大了带宽。这是gainboost运放的好处之一，不奇怪。

以前仿真过gain-boosting folded-cascode/telescopic op-amp,结果与paper上的结论是比较match的。
请问你用的是single-stage or two-stage opamp? GBW多了200M，请问你仿真的GBW值是多大呢?
建议可以把加/不加booster op-amp的bode plot画在一起，这样就可以比较不同点出现在哪?
若PM比较大时，可以算一下，UGBW=A0*BW(-3dB),看哪一个仿真值与所计算值比较接近。
至于“辅助运放GBW对幅频响应的影响不大”：
如果pole-zero doublet不是靠的很近时，可能会对幅频特性产生影响。
可能不会发生但举一个极端的情况：若zero出现在pole之前较多，则zero会减缓幅频特性的roll-off，从而在仿真时可能得到一个增加的UGBW。

理论上加gain boost使得dc增益增加，但第一极点减小，结果是主极点后的曲线基本不变。再就是引入一个doublet，如果这个doublet靠的很近，就没什么影响，否则还是会由于零点和极点有偏差引入一个扩展。具体就要看前后bode图的样子来判断了。

是不是零点的原因?

学习了

    看到回答五花八门，再重申一下。

回复goodsilicon ：为什么加了gainboost运放之后，从cascode管的source向上和向下看到电阻减小了?

应该是gain-boost负反馈造成的输入阻抗降低结果

举个例子, cascode电流源从cascode transistor向上看到的电阻是多少?
ro/Av_casc2ode, gainboost相当于增大了Av_cascode，所以电阻减小了

    这个可以推导，我推过，还可以用负反馈来解释

如果小编是一级共源共栅运放，可以参见goodsilicon的解释

又仔细分析了下，我个人的观点：应该是doublet的影响，如果p>z则GBW增大，如果p<z则GBW减小，和辅助运放的设计有关。因为忽略doublet时，Bult推导出的GBW是近似不变的，不可能差那么大

    hsh22 ：这个结论让我感到好高深啊！您是怎么得出这个结果的?

从波特图上就可以看出来啊，我花了好几天来推transfer function，也没推出三个极点和一个零点的准确值，实在是太繁琐了，又参考了几篇文章，纯属个人感觉

学习了，谢谢lz

    不是doublet的影响，如果doublet可以影响GBW的话，它就不叫doublet了。

    如果二者离的较远的话，应该有影响的吧。还在学习中

BTW，不管是从电路的分析还是仿真，我怎么都没发现Gain-Boosted的GBW有太大提高呢?除非是Doublet设计的不恰当造成的

离远了就不叫doublet了，配不上对了。

好长时间不看电路了
gain－boost应该不增加GBW的，你看下你的phase margine在不加gain－boost是不是小于45，加了以后大于了45度，如果是这样的话，那应该是第二个极点从GBW内推到GBW外了吧
另外，可以借助工具看下所有的零级点分布

说的正确，很好。只有第2极点低于GBW的时候，该极点的移动才会影响GBW，小编属于这种情况，这时相位裕度一定很小。当第2极点大于GBW时，不管极点如何变化，GBW都保持不变。从小编的描述可知，该极点对应在goodsilicon说的节点上，这么低阻抗的节点竟然是第2极点，估计不大可能是2级运放。

   
没想到这个帖子还这么火！
再次发表下个人观点，欢迎大家讨论之！
1. 直观理解：
——Auxiliary gain-booster会使得cascode N/PMOS的源端看进去的等效阻抗减小约1/Av_gainboost。
此处的Av_gainboost是频率的函数。因此，当Av_gainboost大于1(DC或低频处)时,Cascode管源端看进去的阻抗才会有效地降低；而在高频处，由于Auxiliary gain-booster的UGBW<Wp2，即在第二极点处Av_gainboost是一个小于1的值，因此并不会有效地把Opamp的第二极点推向更高的频率。
因此，参考K.Bult那篇经典论文的结论：“设计合理的”auxiliary gain-booster对UGBW及第二极点P2（也即对PM）影响很小。
2.  建议大家可以尝试下推导：
个人比较赞同15#hsh22 的回复:“应该是doublet的影响，如果p>z则GBW增大，如果p<z则GBW减小，和辅助运放的设计有关。因为忽略doublet时，Bult推导出的GBW是近似不变的，不可能差那么大”。
K. Bult的这篇经典论文，在此再次向大家推荐（可能有点多余了，大家应该都接触过此篇经典论文了。）：
——A Fast-Settling CMOS Op Amp for SC Circuits with 90-dB DC Gain。
虽然这篇论文中没有详细地写出推导步骤，但给出的Design Guideline，却是很有参考价值的哦！

学习了

nice...

学习...

感觉这个像正解

    我觉得小编的主运放相位余度不会低于45度吧。其实我以前也做过gain-boost放大器，遇到了和小编一样的情况。当时我的主运放相位余度有63度呢。

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。