请教一下:关于sansen的analog design essentials上的问题

我想应该是这个意思: 当RL 增大时，vout减小，导致流过rds的电流变小，而电流源没有改变，那么流过mos得电流就增大了。

恩，看图解题

呵呵 从Rout上考虑会直观些……
下面parts自身的电阻和RL的电阻并联，
当RL和下面自身构成的电阻相当时，RL的作用逐渐变弱，Gain趋于恒定， VOUT趋于恒定
RL增大，当然流经它的电流逐渐减小…… 那哪部分电流增加呢?
试想一下当ROUT趋于无穷大时，那不是相当于开路，最大增益为多少呢

呵呵，一些问题你在仔细捉摸一下，就可明白为什么IDS增大了

加电流源仿真

阿里巴巴

楼上在搞啥子?

  ~！  ftrr  tt

把你的中文版本上传一下阿，谢谢阿

学习了，lz有中文电子版本的。

遇到了相同的疑惑。
个人理解是，当RL小于RLC时，IL不变。因此，RL增大时，VOUT会降低。电路ROUT等于RL与mos管自身的电阻并联，因此ROUT会增大。所以IOUT会降低。IL不变，IOUT降低，因此IDS变大。

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。