hsim 仿真pll问题！
录入：edatop.com 阅读：
求求各位大神，
我在hsim仿真pll，我在spectre里边搭了一个verlog-AMS的loop，然后产生在ADE里边一个网表，然后include在hsim仿真设置里边，然后在hsim跑，结果和spectre的结果是一样的~
然后我把自己做的VCO代替理想的model，在spectre里边仿真整个pll是锁定的，然后我也在ADE里边产生网表放在hsim里边仿真，和上边同样的设置，但是仿真就和spectre不一样了，就不稳定了。一开始我怀疑是initial condition的问题，然后我去检查我VCO的输出，是正确的，起阵的。但是hsim的setup在第一步就验证过了。
我hsimspeed=5, hsimanalog=2
求教各位
谢谢
我在hsim仿真pll，我在spectre里边搭了一个verlog-AMS的loop，然后产生在ADE里边一个网表，然后include在hsim仿真设置里边，然后在hsim跑，结果和spectre的结果是一样的~
然后我把自己做的VCO代替理想的model，在spectre里边仿真整个pll是锁定的，然后我也在ADE里边产生网表放在hsim里边仿真，和上边同样的设置，但是仿真就和spectre不一样了，就不稳定了。一开始我怀疑是initial condition的问题，然后我去检查我VCO的输出，是正确的，起阵的。但是hsim的setup在第一步就验证过了。
我hsimspeed=5, hsimanalog=2
求教各位
谢谢
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：问一个bandgap中运放的问题
下一篇：Cadence 5141 Hierachy Editor仿真报错 请大神指点
