关于current steering DAC的settling time
录入：edatop.com 阅读：
请教各位一个问题：我在做current steering DAC的时候，我把编码从0000000000到0000000001，settling time很短，但是，我把编码从1111111110到1111111111，settling time变长了很多；变化都是最后一位，时间应该一样啊?为什么settling time会变长?
请各位大虾指点一二，谢谢！
请各位大虾指点一二，谢谢！
猜测你是PMOS输出吧?0000001时输出最小，11111111输出最大，PMOS工作状态不一样
谢谢您的回复，仅仅是因为输出电压的变化，引起Vds的变化，导致一个电流偏大，一个电流偏小吗?
我之前认为DAC的settling time是输出阻抗，和负载电容+寄生电容决定的，与电流无关啊?
按照您的解释，这就是与电流相关的了，是这样吗?
输出的寄生电容式不一样的，最后一位的建立应该是时间较长
神奇，我们是同一天注册的！
输出的寄生电容不样，接近满幅时的建立时间应该较长。
our senior has published paper on this issue for SAR. check adding resistor with capacitor.
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：Cadence: error ocurred when evaluating callback
下一篇：关于subranging ADC中coarse ADC的resolution问题
