ADC输入噪声为什么一定要小于0.5LSB
录入：edatop.com 阅读：
各位前辈，计算ADC采样保持电路时，都是按照采样误差小于0.5LSB来计算运放GBW，但是0.5LSB的噪声同样会造成ADC的量化噪声升高，位数降低啊，为什么一定要小于0.5LSB?
这是人为定的一个starting point
简单说就是1 LSB以内的error，ADC都是看不到的，即 +/- 1/2 LSB，这是1/2 LSB说法的来源
会有lost，取决于你容忍多少，某些教材有说，对于一个N位ADC，你的ENOB在 N-1 时是比较power efficient的
但是最终还是取决于你容忍多少，一个6bit的ADC，lost了1bit，就不好了；但一个14bit的ADC，lost一个bit，就还ok
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：RFIC CMOS TRANSEIVER 设计培训-香港科技大学知名教授 HOWARD Cam LUONG
下一篇：PFD为什么要复位？
