首页 > 微波/射频 > RFIC设计学习交流 > cadence中schematic设计

cadence中schematic设计

录入:edatop.com    阅读:
我在进行电路图的绘制时,添加pin时,显示invalid net expression是什么意思?如何解决?请各位指点。

你少了一个basic库了,得添加以下

通常在这里
$CDS_INST_DIR/tools/dfII/etc/cdslib/basic



    谢谢了,已经解决了!



很厉害,咋诊断出来的?

非常感谢

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:关于verilog-A做tran仿真的问题
下一篇:求教作业问题,谢谢各位大神指导!

射频和天线工程师培训课程详情>>

  网站地图