CADENCE中无法调用verilog-XL
录入：edatop.com 阅读：
从tools->simulation->Verilog-XL直接调用verilog-XL，但是出现如下错误
，上次使用还是没有问题的，到底是哪儿有问题
，上次使用还是没有问题的，到底是哪儿有问题
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：深三极管区的MOS管做电阻时，怎样从工艺和电路设计上提高电阻精度？
下一篇：芯片没有 vdd ground 是如何设计 ？
