一个启动电路的设计

这是一个启动电路和一个基准电流源，右边基准电流源很好理解，有两个问题：
（1）上电时对C1冲电，G1节点大于M6阈值电压时，M6导通，M6是直接接地的，这样可以拉低VP节点，时M1M2工作，最终G2节点会很低，所以M5关断，启动电路关断，是这样理解的吗?
（2）电容C2，C3是干什么用的，不太理解。

M5要是关断，C1上的电荷怎么泄放?M4一直导通，你的I2还满足原先的公式?

   M5最终进入线性区?

小编能告诉K的数值? K>1?

上电，不会对c1充电，因为M5截止。上电后，C1两边电压差不会突变，所以G1点电压为VCC,M6导通。当基准电路正常工作时，M5会导通，C1充电，最终G1会拉到接近gnd，M6关断。
c2和C3可能是滤掉电源和地的高频分量，基准的PSRR更高

謝謝回覆，呵呵 ~啟動電路的理解沒有問題 啟動電路有一定的缺點
C3可以從stability考慮 C2可以從電源擾動考慮 讓表示更好tracking電源電壓 即電流bias PSRR

   最终电路输出电流源的PSRR在中频会变的更负，不知道怎么回事?

对，不会充电，因为M5是关断的，正因为没充电，所以C1两端电压差不会变，为0。要是能充电意味着M5导通，要是M5导通了，M3和M4不就导通了么?

   理解了，非常感谢，完美地回答了我的问题。最后问一下，PSRR最后在中频有一次降低的过程，帮忙看一下怎么回事?（我是不是把PSRR理解错了?电流源的PSRR是不是也测量输出点的电压?）

估计你是理解错了，看你纵坐标单位是V，应该是某点的电压随频率的变化

C1和M6组成自举开关（self-boost），这个不说了。
C2，C3是为了hold pmos和nmos的bias电位。避免M4导通之前，M6已经关闭了。

   没听明白，是说为了防止电路启动到一半时，启动电路不工作了?怎么hold住的?

        在启动过程中M3打开会把M4的gate拉低，如果过低的话，M4就会关闭。而这个时候M5也已经打开，把启动开关M6关闭，pmos bias （M1）没有电路回路，所以启动失败。为了避免这个问题，加入电容，控制M3的gate，使得M3开启时有一定的阻抗，保证M4开启。

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。