LDO 相位裕度问题

本人设计LDO时候，发现各个corner（tt、ff、ss、snfp、fnsp）、各种温度情况下、不同负载情况，发现虽然在最坏的情况下其环路相位裕度能达到45°时，而某些情况下其相位裕度都很大，甚至在110°左右。我们设计电路时候是否真的需要所有情况下相位裕度都达到45°?       设计的LDO是给数字模块供电，输出电压1.5V，负载电流典型值2mA。发现所设计的LDO发现只能驱动负载电容小于50pF，不能驱动高容性负载， 这样设计是不是不实际呢?  
         ~谢谢！

求解答。谢谢~！

我们设计电路时候是否真的需要所有情况下相位裕度都达到45°?   yes，可以更小点

发现所设计的LDO发现只能驱动负载电容小于50pF；这个问题需评估你的实际负载电容的大小

负载电容会影响LDO输出的瞬态变化，你要看看你能允许你的LDO变化多少，从而确定50pF是不是够。

         主要是驱动大容性负载时，比如100pF时，发现瞬态时恢复时间太慢了。如果容性负载太大，也可能导致相位裕度不够。

       小于45°?  如果拿去流片风险大吗?   我现在调整了电路，频率补偿电容增大然后解决了小于45°的问题，但是发现在负载电流大于1mA时，其相位裕度都比较大，基本大于90°，这样是否相位裕度太大了呢?

had a very similar problem ... waiting answers

同时check PM 和GM，扫描两者同rload的关系，所有corner下能保证PM大于30度，GM大于10度基本上就可以了，但是前提你的负载和应用环境得评估准确。

   小编相位裕度大的问题最终怎么解决的呢?

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。