关于cadence中的tline
录入：edatop.com 阅读：
这是我按照一篇论文搭得延时电路：
上面用的是tline，下面是lc延时。电路没有问题，但仿ac时，会报这个错误：
。请教下各位是什么原因。
上面用的是tline，下面是lc延时。电路没有问题，但仿ac时，会报这个错误：。请教下各位是什么原因。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
