首页 > 微波/射频 > RFIC设计学习交流 > 混合讯号设计流程

混合讯号设计流程

录入:edatop.com    阅读:
各位先进好:
我最近在研究混合讯号IC,我主要研究SAR ADC,但是我很好奇数位端的部分能否用verilog来实现,这样做是否有什么缺点?
那做混讯需要懂Verilog吗?
谢谢各位回答

sar数字部分很简单,用不用verilog都可以,如果加校准,或者改变编码方式,数字变得比较复杂,用verilog更好

谢谢大大的回覆,所以学verilog是有好处的? 那数字部分是使用数字ic的模似流程喽

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:PLL后仿无法锁定的问题
下一篇:smic的0.18u工艺中的3.3V的管子和0.35u工艺中的3.3V的管子有什么区别?

射频和天线工程师培训课程详情>>

  网站地图