cadence仿真时报错
录入：edatop.com 阅读：
在用cadence spectreverilog进行数模混合仿真时，verilog-xl仿真报错，如图
，本人经验有限，无法解决，希望有经验的大神能帮忙解答一下，谢谢
，本人经验有限，无法解决，希望有经验的大神能帮忙解答一下，谢谢
自顶，求大神解救
问题补充：我在verilog代码中根本没有用cdsNet0，也不知道它从哪来的
自顶，没有人遇到过么
没人么，。自顶
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
