sigma delta 调制器 simulink积分器非理想因素仿真
录入：edatop.com 阅读：
各位好，在对连续时间sigma delta调制器混合结构（单环3阶四位过采比16）进行simulink建模中仿真第三级积分器（最后一级）运放的非理想效应时，结果显示运放的GBW需要为10倍以上的fs（仿真中设置fs=1），时，系统的SNDR才是可以接受的，如果10M带宽的话，以为这GBW=3G多，不知道有没有同仁了解其中的原因吗?我从资料上看到一般GBW=2fs以上都是可以接受的。谢谢！
运放的非理想效应
运放的非理想效应
推荐Sigma Delta ADC/DAC/PLL交流群: 317605756。
关注Sigma Delta ADC/DAC/PLL 建模/设计/仿真/测试/应用等问题的讨论交流。比如，
1). 系统建模与非理想分析
2). DT-CT转换
3). loop filter 设计
4). excess loop delay 补偿
5). multi-bit DAC线性化
6). audio and measurement ADC
7). 宽带CT-SDM
8). Decimation filter
欢迎各位加入 317605756，一起讨论技术，交流资料。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
