求助关于Verilog-A中的parameter用法
录入：edatop.com 阅读：
最近在使用Verilog-A，关于Parameter的用法遇到了一些小问题，希望有大神告知~
定义一个parameter的时候，可以加一个范围，比如 parameter via_name (-inf,0]
这个范围的作用是什么呢?师兄说是用来限制parameter的值，可是parameter定义的参量难道不是一个常数吗?在之后的语句里难道还可以修改么?
求告知~跪谢了！
定义一个parameter的时候，可以加一个范围，比如 parameter via_name (-inf,0]
这个范围的作用是什么呢?师兄说是用来限制parameter的值，可是parameter定义的参量难道不是一个常数吗?在之后的语句里难道还可以修改么?
求告知~跪谢了！
当然后来可以改了。
比如我之前定义了 parameter A=5;
那在之后的analog模块里还可以进行类似
A=A+1；这种赋值吗
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：ansoft designer中怎么加入电流激励
下一篇：Cadence查看寄生电容时，后面有个字母a 这个是多大的单位啊？
