关于ALLEN的CMOS模拟集成电路设计第133页的问题
录入：edatop.com 阅读：
各位大侠：
小弟在研习ALLEN的CMOS模拟集成电路设计的时候，在第133页有一个图4.3-7。对于这个图我有些疑问。希望各位大侠不吝给与帮助和解答。万分感谢。
问题如下：
M4的W/L是M1,M2,M3的1/4，因而假设4个MOS管都饱和的话，那么M4的VDS=2VON+VT，M3的VDS=VON,M1的VDS=VON,M2的VDS=VON，M5的VDS=VON，这样M5的DRAIN电压为2VON，但是M5的DRAIN链接到了M3的GATE端，而M3的GATE端电压为VT+VON，这就有矛盾了，如果M5的DRAIN电压为VT+VON，则M5的VDS电压为VT，而M5的VGS=VON+VT，不可能使M5进入饱和区工作了。这里我就感到有些困惑，M5工作在什么状态呢?
小弟在研习ALLEN的CMOS模拟集成电路设计的时候，在第133页有一个图4.3-7。对于这个图我有些疑问。希望各位大侠不吝给与帮助和解答。万分感谢。
问题如下：
M4的W/L是M1,M2,M3的1/4，因而假设4个MOS管都饱和的话，那么M4的VDS=2VON+VT，M3的VDS=VON,M1的VDS=VON,M2的VDS=VON，M5的VDS=VON，这样M5的DRAIN电压为2VON，但是M5的DRAIN链接到了M3的GATE端，而M3的GATE端电压为VT+VON，这就有矛盾了，如果M5的DRAIN电压为VT+VON，则M5的VDS电压为VT，而M5的VGS=VON+VT，不可能使M5进入饱和区工作了。这里我就感到有些困惑，M5工作在什么状态呢?
厉害啊！
一般来说，VT>VON, 所以M5工作在饱和区
thanks...............................................
貌视小编有点迷糊啦，Von<Vth的时候，M5就工作在饱和区了。
xieixe
jiushi
thanks al ot
牛人太多了
谢谢小编共享！
学习一下
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
