CMOS开关中N管的宽长比一般取多大

这个要看实际情况吧
开关管子尺寸越大，寄生电容越大，clock feedthrough越大，对输出电压的影响越大。
尺寸越小，导通电阻越大，造成开关两端的电压差越大。

trade off between settling time and clock feedthrough
simulate

谢谢各位了，有点懂了

要给根据实际情况，折中

要看你設計的實際情形，大或小都有他的好處壞處

具体电路的宽长比都是要经过计算得出的

怎么知道所采样的cmos开关的导通电阻?

如果是数字开关，则depends on required drive strength.

看看先

下来看看

取决于RC延时，以及非线性要求，仿真时FFT是一定要做的。如果是高精度ADC，一般比例是1:1，主要考虑是charge injection

时钟馈通怎么仿?

razavi书上说精度和速度的性能F，与NMOS的迁移率正比，与管子长度的平方成反比，所以宽度稍微大点就好，还要考虑消除谐波失真

   请问，时钟馈通会产生哪些坏的影响，如何在仿真过程中辨识出来?

这里有个非常详细的仿真方法，电路图、仿真设定、仿真结果图都有，
大家可以去看看，个人觉着写的很好很详细。
http://bbs.eetop.cn/viewthread.php?tid=480373&extra=

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。