电荷重分配SAR-ADC，漏电问题求助

   
刚开始接触SAR-ADC，有个问题不太明白，（期望Vref能到VDD），如图中简单4-bit示意
1.采用5V电源.假如VCM>2.5，在Vin=0时，在1000，X电平会超过VDD
同样的，在VCM<2.5，Vin=5时，在1000，X电平会在0以下
   感觉电荷分配中有漏电，不知道是不是?这种怎么解决，求大神指点。
谢谢了

一个人都没有，画图费了好久，好忧伤……

你的描述看不懂。
你可以先看几篇开关策略的论文

    汗，我意思是参考电平取VDD=5V，
     vin=0时，在采样结束,转化第一个clock即bit<3:0>=1000，假如VCM的值大于2.5V，那么再分配后节点X的电平会超过VDD，这个是不是漏电，描述的不清楚么?

我也遇到了这个 问题 。
那些所谓RAIL TO RAIL 的SAR  ADC 论文根本没提过这个问题 。
这个问题是由时序切换产生的，目前我还没有好的方法解决。时钟变化时 电容切换会产生毛刺，VREF=VDD时这个毛刺很大 大到可以开启CMOS开关的衬底的程度
小编  有什么好的方法可以讨论下啊 。

    对，就是时序切换时候，瞬态值会超过VDD或者gnd。不知道这个问题对INL和DNL影响大么?
  我发现这个问题是由于gain-error很大，在时钟切换处插了个电容，让时钟切换慢一点（AD的速度不高），gain-error变好了，但gnd附件导致有丢码。

超过AVDD 或者GND 之后  会将开关MOS管的衬底二极管导通 产生漏电啊 。
漏电后电荷就不守恒了啊 。

    恩，感觉会有漏电，但咋没见别人说这个问题呢?  你怎么处理的呢?

   没什么好的办法啊   最近也头疼这个问题呢。

    1.能不能在x点加个角度的电容解决此问题?电容大小根据x电压不超过0和vdd为准。不过电容会让运放负载变大，同时比较器需要更大分辨率
    2.你这是单端应用还是差分?运放两个输入加了开关。

    谢谢关注。
  1，在X点加电容，理论上应该不会引入误差，回头试试看，呵呵。
  2. 这个是单端应用，比较器加开关是为了给电容阵列一个初始值。
请问单端应用，用这种结构对多能做大几位?目前设计值12位，出来10为不到……

mark  以后来参考

    单端应用dac的初始点不是op闭环来给吗?还能消失调。
十位差不多到器件匹配极限了，十二位一般要calibration

  图中就画了个大致，实际用的架构和这个有点出入，也能消除失调，呵呵。
谢谢了，下了些校准的文章，回头好好看看，刚做AD，头疼……。

请问小编的问题解决了吗

不是完全理解；但你的VCM肯定要是最大VREF的一半，比如VDD 2.5V, 你VREF最大也就是2.5V， VCM最大也不能超过1.25V, 不然怎么用共模电平电平呢? 你VCM大于1.25V, VREF=2.5V, 肯定会有超过2.5V电源的情况。

mark......

没办法避免。
你可以试一下全差分结构。

    我跟你理解的一样，没做过单端，不理解小编意思

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。