tsmc18 不同地之间隔离的问题
录入：edatop.com 阅读：
tsmc .18工艺，有些管子源端接的地要和其他地隔离开，在外面包了一圈NWELL，再在NWELL里面括了一层DNW，DRC都过了，LVS总是显示DNW里面的管子bad subtype ，不知道有没有人用过，求指教啊。
DNW里面就是独立的地了，所以你DNW里面打了PSUB到地没?
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：T18工艺 LVS报错： bad component subtype
下一篇：Discus and Help: Extraction Parameter for EKV 2.6 Model
