折叠共源共栅放大器增益随输出摆幅变化

最近在学习做折叠共源共栅放大器，单位增益接法ac仿真时直流增益80db，在输出和输入之间接一个电压源，该电压源的作用使得输出不等于输入，但又不会使电路中的器件进入线性区，此时增益产生了很大变化，大概从80db减小到了65db左右，看了一下，在不同输出时，共栅管的gds变化了，从而使得输出阻抗发生变化，影响了电路增益。
想问一下，这个问题要怎么解决啊?

仿真方法有问题?

为什么在输出和输入直接加个电压源?

这个是很正常的，摆幅变化特别影响的就是输出级的Cascode管，要不就是增大cascode的沟长，要不就是让cascode管的Vds远大于Vdasat

起初没有意识到这个问题，一般AC仿真的时候是单位增益。因为共源共栅的输出阻抗很大，我加了一个源随器做输出级，理论上增益应该不受影响，但是我仿真发现增益下降了，然后发现由于加了源极跟随器，折叠共源共栅的输出升高了一个Vth（源极跟随器），因而使得下端（n管）的输出阻抗减小，从而影响了整个电路的增益。
没人遇到这种情况么?

确实是影响了共栅管的gds，也就是ro，变化的很明显，
共栅管的尺寸应该怎么设定从而使得输出对他的影响比较小呢?
或者还有什么别的方法?

    应该没有问题，增益变化了，我想看一下摆幅对输出阻抗的影响，所以加了offset

rds会随Vds变化的。可以看马丁书上的推导

martin书的哪里啊?
哪有生么办法改善么?

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。