首页 > 微波/射频 > RFIC设计学习交流 > 请问如何调整差分输入摆幅

请问如何调整差分输入摆幅

录入：edatop.com 阅读：

综合课程设计做的是一个全差分两级运放电路，要求差分输出摆幅大于2.2V，但我这测出来是这样的，请大家指点下是什么问题呀。十分感谢

上面这是电路图，下面是差分输出摆幅的测量图。

vdd多少?

Vdsat(MC5)+VGS(MC1)<Vout2<Vdd-VGS(MC7)+Vth(MC1)
Vdsat(MC6)+VGS(MC4)<Vout1<Vdd-VGS(MC7)+Vth(MC4)
查查操作点以上提及的几个值。

共模反馈都没看到

vdd是3.3v

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。

上一篇：关于pll的仿真
下一篇：Calcu Large Signal PN Using TranNoise

射频和天线工程师培训课程详情>>

射频工程师养成培训课程套装，专家授课，让您快速成为一名优秀的射频工程师【More..】

微波/射频栏目

频道总排行