关于PMOS NMOS GATE掺杂的问题

老故事了....在很久以前都是n+, 但是pmos会被短沟道困扰，而且不易关断.后来改成p+后又有一些其他的问题，比如boron会打到下面把vth提升之类的. 但是p+ poly总是有matching比较好之类的优点，所以大家都用它做电阻。

我是看CMOS工艺流程的时候，N,P MOS在进行source drain植入的时候，GATE都是漏在外面的。所以感觉NMOS的GATE和PMOS的GATE，就分别植入的N,P两种类型的电荷。
当然实际工艺比较复杂，也可能针对GATE单独进行了掺杂，以调整各种参数。
MOS作为器件来讲，GATE的掺杂类型对于我们设计来讲，应该也不太关心了。
对于POLY 电阻来讲，一般是N掺杂还是P掺杂，还是两种类型随工艺都有可能存在呢?

Gate做diffusion 和S/Dimplant 一般是两步，如果我没记错的话应该是先做gate的diffusion, 然后做litho.. RIE再做 S/D.
两种Poly 电阻工艺一般都会提供。但是用的多的是p+,因为temp. sensitivity 还有matching 比较好

掺杂还是值得关心的.....短沟道效应，leakage还有vth mismatch都和这个有些关系

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。