关于bandgap中运放的仿真？

在各不同工艺脚和温度下，仿真bandgap中的运放时，有的条件下，差动对的尾电流那各管子不在饱和区，但是整个运放的增益和相位裕度都满足要求，也能保证正负输入端电位基本一样。我应该怎么处理呢?是继续调电路使得各个条件管子都在饱和区，还是不用在调了，因为运放的指标已经满足了?

我的建议是你要调一下，因为非饱和区的MOS工作电流你是无法确定的！这个时候电流的变化非常大！而且处于非饱和区你的镜像电流（或者自偏置电流）就毫无意义！仿真是基于你运放的工作点来完成的，实际上你的工作点不一定是这个，所以一定要调~

我也遇见过同样的问题,受教了

怎么仿相位裕度啊?以哪个点做输出点?

猜测是VDS太小进入线形区?输入电压超出了最低输入电压范围?
不知道你的bandgap是什么结构有什么影响不好做判断
仿真通过不代表实际不出问题，所以仿真结果都应该有较大的裕量

2楼说的有道理

dddddddddddddd

如果想让设计工作的可能性更大，最好把它调了. 可以提高输入电压或者降低尾电流的vdsat

不知道具体电路不好评论。但是如果用了cascode做电流镜，那一级管子的话，
如果你的电流用的比较小，确实不好调到饱和区的。

用的是p管还是n管呢

我的意见差动的尾电流源的作用是使差动运放的增益恒定。最好是饱和，这样保险一些。

二楼分析的透彻

对
确实是这样的

学习了

二楼说得有道理
你要首先分析他为什么工作在线形区，在你的叙述中一点也没有提到这个问题，你想办法解决了吗?
把电路图贴一下吧，大家交流交流
我曾经遇到过这个问题，是输入共模电压太低了

TT下留点裕度哦，Vds>Vgs-Vth+100mV应该就OK了

学习了！

学习中

    兄弟，必须要把尾电流管调到饱和区，否则即便是增益和相位裕度够，但整个bandgap的PSR不一定好，运放的增益就是为了提高PSR的

樓上的正解~

我主要针对的是工艺偏差，而失调是芯片内部不对称不匹配引起
我指的工艺偏差是指大批量产时，芯片于芯片间的离散程度
主要是因为
（1）同一个wafer上不同位置的die
（2）同一批次中不同wafer上die
（3）不同批次中的die
工艺稳定会影响bandgap的初始精度
这方面主要关系到器件参数
（1）电阻绝对值的精度 约+/- 20%
（2）pn结电压等
这些其实受工艺决定，比如doping density ,the depth of difussion,
doping profile 等

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。