首页 > 微波/射频 > RFIC设计学习交流 > 环形VCO的相位噪声

环形VCO的相位噪声

录入:edatop.com    阅读:
做了这么多结构的环振,发现相位噪声最好的时候大概频偏1M 106dBc,环振的相位噪声能做到110dBc 以上甚至120吗?我知道相位噪声是与其他性能折中的,比如好的相噪相应功耗也就大一点,但有没有一些好的电路结构可以把这两者的性能做到最佳呢?

首先,多少频率?



   恩这个很重要,上面忘讲了,200M~350M



   250MHz的110dBc@1MHz 应该可以,120很难吧。你什么工艺?



   90nm工艺,是不是相对更难了



  不清楚。



   做到了110dB的VCO,你用的是什么结构?还有功耗是多少呢?可否分享一下?



   五个反向器的就可以,并且你可以试试在MOS管source和电源之间加个电阻。

200-350M , 也可以考虑 8倍的时钟,然后除下来。



   这加个电阻的作用是什么?这有点源级负反馈的意思?对提高相位噪声有用吗?还是其他的作用?



   您好,谢谢您的回复,那请问  也可以考虑8倍的时钟,然后除下来?  这句话怎么理解?



   减小噪声啊



   老实讲,还是不懂加电阻减小噪声的原因,反而我觉得电阻本身有噪声呢?



   增加了R的热噪声,减小了晶体管的闪烁噪声。

向大家学习了



   减少晶体管的闪烁噪声,我是这样理解的,源级加电阻构成源级负反馈,从而减小了从栅极输入到漏极输出的噪声增益,就像在运放中我们一般不考虑共源共栅管的噪声一样,是这样理解的吗?
那既然这样,反相器下面的NMOS管源级和地之间也可以加一个电阻来进一步减小噪声?

负反馈也减小了Gain,和SR,感觉是不划算的。

看两位大牛交谈,学习了

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:接收机灵敏度计算问题
下一篇:请问谁知道0.18工艺下的跨导参数是多少?

射频和天线工程师培训课程详情>>

  网站地图