PLL环路相位域建模问题
录入：edatop.com 阅读：
在PLL环路相位域建模时，下图中的小方框代表噪声的模型，请问这些小方框是如何使用的,从哪个库调用的?
帮顶一个！
帮顶一个
估计就是个产生白噪的，其实这样不准确，也没有必要，不是一条正路。建议还是不要这样做。
gfgfgffdgdgdfgfdgfdgdf
有道理。
AMS的Verilog仿真代码。一个可以写。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
帮顶一个！
帮顶一个
估计就是个产生白噪的，其实这样不准确，也没有必要，不是一条正路。建议还是不要这样做。
gfgfgffdgdgdfgfdgfdgdf
有道理。
AMS的Verilog仿真代码。一个可以写。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
