480M pll 版图后仿真和前仿差别很大的问题
是LC的还是Ring的?如果LC的500MHz掉到300,好像是你的版图有点问题
一般前后防100MHz左右,不过不排除Model的准确度。
是ring的,发现每级联线作屏蔽时,致使寄生电容有点大。但也不至于差这么多。SMIC mos model对较高速应用应该很成熟吧?
死亡率很高呢
Model 是没有问题的,我们都用了那么多年了,你自己看一下屏蔽线贡献了多少电容,然后每个stage的推动能力是多大,
要是你的屏蔽都有50f F 了,然后你的MOSFET都很小,那就不行了。
会不会是VCO的电压掉的太多了
看你后仿的vctrl是否在VCO线性工作范围内,这才是关键。
QQ空间模块
想问下,你的整体PLL后仿真是否与前仿效果是否一样?
掉这么多。
好,谢谢
ring OSC确实比较叉绝大
我们公司的ring osc前仿的时候已经比流片出来的慢了,再做后仿真,那就慢更多了
好好在版图上找找原因,可以用calibre只抽管子试试就知道了,
估计还是你的寄生太大,导致频率下降的厉害
恩 受教受教了
very good,support
edfdfddfdf
dfdfdfdf
学习了
前仿后仿偏差在10M左右
1G以内的版图,前后差个10%一般可以接收
500M以内一般只有5%的差别
USBPLL? 这种单点的PLL 应该是最好做的吧
申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程。
上一篇:用45nmgdk 在cadence610 上仿真 一创建网表就被弹出来了
下一篇:一个有关CS-DAC的设计问题,请大牛指点迷津