学习veriloga时，遇到几个问题
录入：edatop.com 阅读：
我编写了一个veriloga的程序，但是有错误 不知道是怎么回事，请教大神~
请问我这样定义输入有错误码?
input vin，vsw1,vsw2,gnd，vdd;
还有一个问题说是我的误差超过了最大容限，maximum allowable errors exceeded?是怎么回事?
请问我这样定义输入有错误码?
input vin，vsw1,vsw2,gnd，vdd;
还有一个问题说是我的误差超过了最大容限，maximum allowable errors exceeded?是怎么回事?
input是可以这样输入的，
你可以阅读课本 "The designer's guide to Verilog-AMS" by Ken Kundert,
它提供了大量的信息，并如约 veriloga
感谢小编分享，新手入门必备的工具书
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：谁能给我讲讲卷积的来历啊，在网上看了一些资料，还是不太明白
下一篇：大家有碰到过前仿真的结果和测试结果比后仿真结果还准的情况吗？
