EEPROM设计问题

录入:edatop.com    阅读:
最近了解了一下EEPROM的知识,有个问题请教一下:
EEPROM如果不用浮栅管设计,而是用普通的晶体管会有什么缺点?(是数据保存时间不长吗?)

断电就没了

EEPROM 和通常的MOS根本就是两种不同的器件,一般的MOS只有一种状态,EEPROM根据floating gate里面的电荷可以有两种状态。这是为什么EEPROM是存储器的原因。

eeprom可以用普通的mos来做,会减少成本,问题是要牺牲面积,用两个mos管来代替浮栅和控制栅间的电容以及浮栅和漏极间的电容,普通的mos管同样是需要隧穿效应在类似浮栅的节点上充放电。至于存储时间上的问题还不是很清楚。



    “用两个mos管来代替浮栅和控制栅间的电容以及浮栅和漏极间的电容”,有介绍这种结构的相关资料吗?我找了一下大多数都是和工艺相关的资料,有的话帮忙推荐一下吧,谢谢!



    请教一个问题:  用两个普通的CMOS管采用电容接法,在spectre中仿真,会正常出现隧穿效应吗? 我仿真时怎么无论加多小的电压等效浮栅上都会有电子?  但是电荷只能保持几毫秒?
    若有相关经验,请赐教,谢谢!



    你的意思是将分在两个Nwell里的Pmos衬底加压差,然后让电子从一个管子的衬底里跑到栅上去?但是两个栅氧厚度一样的话,怎么控制电子只在一侧跑来跑去?比较好奇。



   两个mos管的用电容连接方式,但是两个电容大小不一样,电容分压后两个电容的连接点就会一直有电势(这可能就是你说的一直有电子),这样小的电容上分的电压大,会有隧穿发生。仿真如果有model可以仿出存储的效果,否则只有像你说的现象,是存不住的,只能仿下外围的时序等



   两个管子的大小不一样(具体比例由管子的隧穿电压值和外加高压确定),小的管子上分的电压大,外加的高压相当于全部由小管子来承受,隧穿只发生在它上面



    了解了,谢谢指点。请问这种用法的电迁移现象是否明显?请指教。

如果用两个mos管的不是EEPROM了,应该是MTP(Multiple-Times-Programmable). 它的缺点主要是可擦写次数比EEPROM低很多. 但是优点是可以兼容标准cmos工艺,不需要像EEPROM一样有floating gate。MTP主要存储芯片的trimming信息,所以一般MTP的endurance要求不高,但是data retention要求会与EEPROM相当。

need  data !

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:隧穿效应仿真问题(普通CMOS管做EEPROM)
下一篇:请教EEPROM设计方面问题

射频和天线工程师培训课程详情>>

  网站地图