layout PIN引脚后仿真图生成时丢失如何解决？
录入：edatop.com 阅读：
LAYOUT 引脚我是在插入LABEL以后用PINS FROM LABEL加入的，加入以后改了PIN的输入输出，DRC,LVS都通过了
但是PEX后生成的后仿真图中只有VDD GND 两个引脚，它们的共性是INPUT&OUTPUT。其余引脚全部丢失~
请教这个问题该如何解决，是不是PIN插入有问题。我用的是SHAPE PIN。~?
但是PEX后生成的后仿真图中只有VDD GND 两个引脚，它们的共性是INPUT&OUTPUT。其余引脚全部丢失~
请教这个问题该如何解决，是不是PIN插入有问题。我用的是SHAPE PIN。~?
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：求指导贴，希望大家讨论一下电路设计中会用到哪些器件方面的知识？
下一篇：轨到轨运放
