AMS导入verilog代码遇到原语声明问题
录入：edatop.com 阅读：
基于IC5141、IUS8.2、MMSIM6.2构建了AMS仿真平台。当在IC5141的library manager导入verilog代码时，代工的verilog.v中采用了原语声明的形式（如buf ( _H01, H01 );not ( N01, _H01 );），导致IC5141（也许是ncverilog）找不到所引用的module而报错，大家有遇到这个问题么?怎么解决的?多谢~！
1、ADE L界面：Simulation->netlist and run options->OSS-based netlister with irun;
2、Simulation->options->ams simulator->Main里边：options files(-f)这里需要填写文本文件，这个文本里边写你调用的所有.v文件的绝对路径;例如：
/home/XXXX/XXXX/XXXX1.v
/home/XXXX/XXXX/XXXX2.v
/home/XXXX/XXXX/XXXX3.v
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：关于VCO中的负阻管设计
下一篇：请问如何精简spectre显示数值的长度啊？每次都键入aelPushSignifDigits(6)命令吗？
