Solution too large.....VerilogA
录入：edatop.com 阅读：
在仿真VerilogA 写的理想模块时，报出如下错误，求助我该怎么修改或是设置软件，求指导，谢谢
是VA模块本身的问题还是Cadence软件设置的问题?
DC都不收敛了估计是module的问题
any one know it ?！
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：verilogA 中的代码 V(p,n) + I(p,n) 怎么理解
下一篇：ESD in Silicon Integrated Circuits 中文版
