仿真PLL遇到问题，请高手大神围观~
录入：edatop.com 阅读：
用plllib里的模块搭建了PLL行为级，并进行仿真，仿真遇到error：“/home/APP/cadence/...../plllib/divider_volt_domain/veriloga/veriloga.va” line 50:encountered an undefined function bound_step.check the spelling of the fuctin or define te function before using it.我打开veriloga.va后，发现里面的bound_step函数并没有被注释掉。bound_step(0.05*divide_r/(fout+1));
接下来不知道怎么办，，求帮助~
貌似解决了。bound——step前面要加$
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：菜鸟求助各位大神，我仿真的FlashADC结果出问题了，求各位大神帮忙看看是什么问题~
下一篇：用hspice仿真关于Veriloga问题
