首页 > 微波/射频 > RFIC设计学习交流 > 请教---“为什么spectre里面的vdsat不等于vgs-vth ”---感触良多!

请教---“为什么spectre里面的vdsat不等于vgs-vth ”---感触良多!

录入:edatop.com    阅读:
当我们设计电流源负载时,经常面临Vds、Vgs-Vth和W/L的折中问题,相信很多同学会碰到这个“很具有经验性”的抉择。
此刻借此宝地,真诚请教有经验的同学、工业界的高手不吝赐教,给出一个经验性的指导,这将会使众多的同学们受益。
疑问:在低压VDD=1.8V, VSS=0V条件下希望得到大摆幅、高线性度,
1。若MOSFET饱和区工作,一般要求Vds>=Vgs-Vth,那么手工估算时取Vds=Vgs-Vth还是取Vds>Vgs-Vth?
2。若取Vds=Vgs-Vth来估算,那么,Vgs至少要比Vth大多少合适呢?
3。若取Vds>Vgs-Vth来估算,那么,Vds至少要比Vgs-Vth大多少合适呢?
真诚希望高手们赐教!谢谢!

看gm/gds 有多好就好了
设计不要那么古板啊

帮你顶!学习!

帮顶,共同学习

手工嘛!一般不考虑二级效应,用不着算Vds的。不过若果计算输出幅度的时候,可以考虑Vds=Vg-Vt

看ee240
看ee240

一般Vdsat好像取150mv~200mv。
Willey Sansen那个ppt上这么讲的。

好东西,学习一下

对,这个问题我也想过.也很想请教呢

一般来讲vdsat去0.2V会好些,不过不是绝对的。跟你的工艺有些关系。如果取大一点可能衬偏效应就显著了,取小会在输出电流的上升边缘。一般就让你的输出电流比较平的那些vdsat都是可以的,当然你还要考虑你的输出摆幅了。


lz说做电流源负载,nmos的话,s和b都接地,pmos的话s和b都接vdda,衬偏跟vds有什么关系吗?没看懂你说的

应该去300mv左右,保证各种corner下,该mos都能保持在深度饱和区

全是答非所问,
是因为bsim3 model不再依赖vdsat了,呵呵
如果level 1就可以了

人家说的是估算

我回答的是标题,发帖子连标题和内容都对不上,呵呵,语文学不好的人做电路也怕不易

Allen书上有解释,bsim3中Vsat=(Vgs-Vt)/(1+fb),仿真时都用bsim模型,结果出来的就不相等了

kankan

take vg-vd> 1.5*vov

do not use absolute value, because it will be subjected to process variation, temperation variation.

请问这个fb是指什么?

from Bake's book:
for Long channel mos: Vds>=Vgs-Vth=Vdsat is ok,
for short channel mos: the override voltage Vds = Vgs -Vth>=5%*VDD should be ok to make the mos to saturate.

rererrer

网上买花,网上定花全国送13691010105
网上买花,网上送花,全国送花,昆明空运花材,1-3小时可送达收货人手上,全国24小时鲜花定购咨询13691010105
北京中国传媒大学鲜花
北京昌平北七家鲜花
北京昌平区城南鲜花
北京诚品建筑鲜花
北京昌平区龙泽鲜花

正在为这个事心烦呢!

学习了!

Vsat和Vdsat不是一个概念吧
既然BSIM中vdsat不等于vgs-vth ,那是以哪个为标准来判定管子的工作区呢?

个人觉得这个和工艺是有关的.
小编讲的都长LONG CHANNEL 而且是LEVEL 1
而实际设计电路就要看仿真结果了 看工艺文挡也可以得到答案

对于短沟道器件Vdsat与gm/Id不同
通常Vdsat<gm/Id

有谁可以整理一下正确答案吗?

我们就在用

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:drc文件语句解释
下一篇:求助:fedora 14 下安装cadence IC5141

射频和天线工程师培训课程详情>>

  网站地图