请问如何flatten网表

录入：edatop.com 阅读：

各位好，我现在遇到一个问题需要向大家求教。

如上图所示，有个叫a.spi的网表，通过两个库文件lib1.spi和lib2.spi映射到具体的器件。
现在想要摆脱库文件，即把a.spi转到transistor级，如下图所示：

请问各位是否知道可以通过什么操作/命令/工具完成?谢谢！

需要在si.env或者.simrc文件里面设置
simNetlistHier=nil
这样出来的网表一定是flatten的了，只有一个subckt.

想法很新颖，不知道相关eda工具支持否。

你好，非常感谢你的回复。
请问你说的是什么工具?lib1.spi和lib2.spi都是文本文件，没有导到Cadence中。

我说的是从Cadence Analog Artist里面产生网表的时候的设置。
如果是文本文件，想拼接成flatten的网表的话，最直接的办法就是写一个文本处理程序。稍微不直接的办法是把文本网表先导入到Cadence中，再导出来就可以。

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。

射频和天线工程师培训课程详情>>

射频工程师养成培训课程套装，专家授课，让您快速成为一名优秀的射频工程师【More..】